繁體中文  
设为首页
加入收藏
欢迎光临SMT技术天地网站,今天是:
Surface Mount Technology
    表面贴装技术:一种现代的电路板组装技术,它实现了电子产品组装的小型化、高可靠性、高密度、低成本和生产自动化。目前,先进的电子产品特别是在计算机及通讯类电子产品组装中,已普遍采用表面贴装技术。本网站主要介绍有关表面贴装技术的基础知识,生产设备,工艺流程,行业质量标准,探讨常见工艺质量问题,发布技术发展新动态及最新的技术文章,同时也介绍电子制造业的其它技术。
 
== 本网站栏目介绍 ==
网 站 首 页
    SMT技术天地网站,由来自深圳的阿红管理,为大家服务。
生 产 前 线
    这里主要介绍SMT基础知识,工艺流程以及SMT 技术新动态。
技 术 文 章
    这里有许多有关SMT技术方面的文章,可要常来看看哟!
会 员 天 地
    SMT从业朋友探讨问题,相互交流的好去处,欢迎您的到来。
联 系 我 们
    您有好的建议或是需要我们的帮助,请联系我们吧!
焊盘的结构

{本文介绍,焊盘的基本概念及其有关的行业标准。)

  焊盘(land),表面贴装装配的基本构成单元,用来构成电路板的焊盘图案(land pattern),即各种为特殊元件类型设计的焊盘组合。没有比设计差劲的焊盘结构更令人沮丧的事情了。当一个焊盘结构设计不正确时,很难、有时甚至不可能达到预想的焊接点。焊盘的英文有两个词:Land 和 Pad ,经常可以交替使用;可是,在功能上,Land 是二维的表面特征,用于可表面贴装的元件,而 Pad 是三维特征,用于可插件的元件。作为一般规律,Land 不包括电镀通孔(PTH, plated through-hole)。旁路孔(via)是连接不同电路层的电镀通孔(PTH)。盲旁路孔(blind via)连接最外层与一个或多个内层,而埋入的旁路孔只连接内层。

  如前面所注意到的,焊盘Land通常不包括电镀通孔(PTH)。一个焊盘Land内的PTH在焊接过程中将带走相当数量的焊锡,在许多情况中产生焊锡不足的焊点。可是,在某些情况中,元件布线密度迫使改变到这个规则,最值得注意的是对于芯片规模的封装(CSP, chip scale package)。在1.0mm(0.0394")间距以下,很难将一根导线布线通过焊盘的"迷宫"。在焊盘内产生盲旁通孔和微型旁通孔(microvia),允许直接布线到另外一层。因为这些旁通孔是小型和盲的,所以它们不会吸走太多的焊锡,结果对焊点的锡量很小或者没有影响。

  有许多的工业文献出于IPC(Association Connecting Electronics Industries), EIA(Electronic Industry Alliance)和JEDEC(Solid State Technology Association),在设计焊盘结构时应该使用。主要的文件是IPC-SM-782《表面贴装设计与焊盘结构标准》,它提供有关用于表面贴装元件的焊盘结构的信息。当J-STD-001《焊接电气与电子装配的要求》和IPC-A-610《电子装配的可接受性》用作焊接点工艺标准时,焊盘结构应该符合IPC-SM-782的意图。如果焊盘大大地偏离IPC-SM-782,那么将很困难达到符合J-STD-001和IPC-A-610的焊接点。

  元件知识(即元件结构和机械尺寸)是对焊盘结构设计的基本的必要条件。IPC-SM-782广泛地使用两个元件文献:EIA-PDP-100《电子零件的注册与标准机械外形》和JEDEC 95出版物《固体与有关产品的注册和标准外形》。无可争辩,这些文件中最重要的是JEDEC 95出版物,因为它处理了最复杂的元件。它提供有关固体元件的所有登记和标准外形的机械图。JEDEC 95出版物库中的任何图都可从JEDEC的网站(www.jedec.org)免费下载。

  JEDEC出版物JESD30(也可从JEDEC的网站免费下载)基于封装的特征、材料、端子位置、封装类型、引脚形式和端子数量,定义了元件的缩写语。特征、材料、位置、形式和数量标识符是可选的。

封装特征:一个单个或多个字母的前缀,确认诸如间距(pitch)和轮廓等特征。
封装材料:一个单字母前缀,确认主体封装材料。
端子位置:一个单字母前缀,确认相对于封装轮廓的端子位置。
封装类型:一个双字母标记,指明封装的外形类型。
引脚新式:一个单字母后缀,确认引脚形式。
端子数量:一个一位、两位或三位的数字后缀,指明端子数量。

  表面贴装有关封装特性标识符的一个简单列表包括:
E 扩大间距(>1.27 mm)。
F 密间距(<0.5 mm);限于QFP元件。
S 收缩间距(<0.65 mm);除QFP以外的所有元件。
T 薄型(1.0 mm身体厚度)。

  表面贴装有关端子位置标识符的一个简单列表包括:
Dual 引脚在一个正方形或矩形封装相反两侧。
Quad 引脚在一个正方形或矩形封装的四侧。

  表面贴装有关封装类型标识符的一个简单列表包括:
CC 芯片载体(chip carrier)封装结构。
FP 平封(flat pack)封装结构。
GA 栅格阵列(grid array)封装结构。
SO 小外形(small outline)封装结构。

  表面贴装有关引脚形式标识符的一个简单列表包括:
B 一种直柄或球形引脚结构;这是一种非顺应的引脚形式
F 一种平直的引脚结构;这是一种非顺应的引脚形式
G 一种翅形引脚结构;这是一种顺应的引脚形式
J 一种"J"形弯曲的引脚结构;这是一种顺应的引脚形式
N 一种无引脚的结构;这是一种非顺应的引脚形式
S 一种"S"形引脚结构;这是一种顺应的引脚形式

  例如,缩写词F-PQFP-G208,描述0.5 mm(F)塑料(P)方形(Q)平面封装(FP),翅形引脚(G),端子数量208。

  对元件和板表面特征(即焊盘结构、基准点等)的详细公差分析是必要的。IPC-SM-782解释了怎样进行这个分析。许多元件(特别是密间距元件)是严格公制单位设计的。不要为公制的元件设计英制的焊盘结构。累积的结构误差产生不配合,完全不能用于密间距元件。记住,0.65mm等于0.0256",0.5mm等于0.0197"。

  在IPC-SM-782标准内,每个元件与相应的焊盘结构组织在四个页面中。结构如下:
第一页包括有关元件的通用信息,包括可应用文件、基本结构、端子或引脚数量、标记、载体封装格式、工艺考虑、和焊接阻力。
第二页包括设计焊盘结构所必须的元件尺寸,对于其它元件信息,参考EIA-PDP-100和95 出版物。
第三页包括相应焊盘结构的细节与尺寸。为了产生最适合的焊接点条件,在这页上描述的焊盘结构是基于最大材料情况(MMC, maximum material condition)。使用最小材料情况(LMC, least material condition)时,尺寸可能影响焊接点的形成。
第四页包括元件与焊盘结构的公差分析。它也提供对于焊接点的形成应该期望得到什么的详细内容。焊点强度受锡量的影响。在决定不使用基于MMC尺寸的焊盘结构之前,应该进行公差分析和焊接点评估。

声   明:本站的内容仅供网友个人学习和研究用,若其真正的版权拥有者发现本站部分内容有伤害到您或您公司的利益,有侵犯您版权之嫌的,请来信告知,我马上删除这些内容。任何涉及商业赢利目的时不能使用本站信息!否则产生的一切后果将由使用者自己承担,本站不负任何责任。如您发现本网站有链接错误或者其它问题,请及时反馈给我

建议使用IE5.0以上,最佳分辨率1024x768浏览本站。

SMTonline.CN© Copyright 2010~2013 SMTonline.CN  All Rights Reserved.